在systemverilog中创建4Kb数据结构

2 回答

• 0

  在SystemVerilog中使用， struct 类型 .

  例如512位咬合数据结构，

  struct { 
     bit [127:0] part1; 
     bit [127:0] part2;
     bit [127:0] part3;
     bit [127:0] part4;
  } largePart_512;
  

  请注意，您必须使用 largePart_512 访问此结构，

  第1部分 - largePart_512[127:0]

  第2部分 - largePart_512[255:128]

  第3部分 - largePart_512[383:256]

  第4部分 - largePart_512[511:384]

  回复于 2024-04-20T09:34:30+08:00
• 1

  创建一个内存，每个字为128位，深度等于4096/128：

  logic [127:0] mem [4096/128];
  

  回复于 2024-04-20T09:34:30+08:00