4 回答

• 3

  Consider mild code-golfing to shrink your code instead of expanding it ，特别是在循环之前 . 例如 xor eax,eax / cdq 如果需要两个归零寄存器，或者 mov eax, 1 / lea ecx, [rax+1] 将寄存器设置为1和2，总共只有8个字节而不是10个 . 有关更多信息，请参阅Set all bits in CPU register to 1 efficiently，有关更多一般概念，请参阅Tips for golfing in x86/x64 machine code . 不过，可能你仍然希望避免错误的依赖 .

  Or fill extra space by creating a vector constant on the fly 而不是从内存中加载它 . （但是，对于包含设置内部循环的较大循环，添加更多uop-cache压力可能会更糟 . 但它避免了常量的d-cache错误，因此它具有补偿运行更多uops的优势 . ）

  如果您尚未使用它们加载"compressed"常量， pmovsxbd ， movddup 或 vpbroadcastd 的长度超过 movaps . dword / qword广播加载是免费的（没有ALU uop，只是一个加载） .

  如果你可能会担心它在L1I缓存中的位置或uop-cache边界的位置，那么只计算总uops就不够了，在你关心的那个之前块中的一些额外的uops可能不是一个问题 .

  但在某些情况下，您可能真的希望在要对齐的块之前优化指令的解码吞吐量/ uop-cache使用/总uop .

  ---

  填充说明，如要求的问题：

  Agner Fog has a whole section on this: "10.6 Making instructions longer for the sake of alignment" 在他的"Optimizing subroutines in assembly language" guide . （ lea ， push r/m64 和SIB的想法来自那里，我复制了一两句话/句子，否则这个答案是我自己的作品，要么是不同的想法，要么是在检查Agner指南之前写的 . ）

  但是，它尚未针对当前CPU进行更新： lea eax, [rbx + dword 0] 具有比用于vs2905457_更多的缺点，因为您错过了zero-latency / no execution unit mov . 如果它不在关键路径上，那就去吧 . 简单的 lea 具有相当好的吞吐量，具有大寻址模式（甚至可能是一些段前缀）的LEA可以比 mov nop 更好地解码/执行吞吐量 .

  使用通用表单而不是简短形式（无ModR / M）的指令，如 push reg 或 mov reg,imm . 例如使用2字节 push r/m64 表示 push rbx . 或者使用更长的等效指令，例如 add dst, 1 而不是 inc dst ，in cases where there are no perf downsides to inc，因此您已经在使用 inc .

  Use SIB byte . 您可以通过使用单个寄存器作为索引来使NASM执行此操作，例如 mov eax, [nosplit rbx*1] （see also），但这会损害负载使用延迟，而不是简单地使用SIB字节编码 mov eax, [rbx] . 索引寻址模式在SnB系列上有其他缺点，like un-lamination and not using port7 for stores .

  所以 it's best to just encode base=rbx + disp0/8/32=0 using ModR/M + SIB with no index reg . （"no index"的SIB编码是否则意味着idx = RSP的编码） . [rsp + x] 寻址模式已经需要一个SIB（base = RSP是转义代码，这意味着现在和将来都有很好的理由期望它能够完全有效地解码和执行（即使对于RSP以外的基址寄存器） . 语法可以't express this, so you' d必须手动编码 . 来自 objdump -d 的GNU gas Intel语法对于Agner Fog的例子10.20说 8b 04 23 mov eax,DWORD PTR [rbx+riz*1] . （ riz 是虚构的索引 - 零符号，这意味着如果GAS接受它作为输入，则测试's a SIB with no index). I haven' .

  Use an imm32 and/or disp32 form of an instruction that only needed imm8 or disp0/disp32. Agner Fog 's testing of Sandybridge' s uop cache（microarch guide table 9.1）表示立即/位移的实际值是重要的，而不是指令编码中使用的字节数 . 我没有't have any info on Ryzen'的uop缓存 .

  所以NASM imul eax, [dword 4 + rdi], strict dword 13 （10字节：操作码modrm disp32 imm32）将使用32small，32small类别并在uop缓存中取1个条目，这与immediate或disp32实际上有超过16个有效位不同 . （然后它将需要2个条目，并从uop缓存加载它将需要一个额外的周期 . ）

  根据Agner 's table, 8/16/32small are always equivalent for SnB. And addressing modes with a register are the same whether there' s根本没有位移，或者它是否为32small，所以 mov dword [dword 0 + rdi], 123456 需要2个条目，就像 mov dword [rdi], 123456789 一样 . 我没有意识到 [rdi] 完整的imm32拿了2个条目，但显然是'在SnB上就是这种情况 .

  Use jmp / jcc rel32 instead of rel8 . 理想情况下，尝试在不会扩展的地方扩展说明 . Pad after jump targets for earlier forward jumps, pad before jump targets for later backward jumps, 如果他们接近需要在其他地方使用rel32 . 即尽量避免分支与其目标之间的填充，除非您希望该分支仍然使用rel32 .

  ---

  您可能想要将 mov eax, [symbol] 编码为64位代码中的6字节 a32 mov eax, [abs symbol] ，使用地址大小前缀来使用32位绝对地址 . 但this does cause a Length-Changing-Prefix stall何时在Intel CPU上进行解码 . 幸运的是，如果没有明确指定32位地址大小，默认情况下NASM / YASM / gas / clang都不会执行此代码大小优化，而是使用带有ModR / M SIB disp32绝对寻址模式的7字节 mov r32, r/m32 为 mov eax, [abs symbol] .

  In 64-bit position-dependent code, absolute addressing is a cheap way to use 1 extra byte vs. RIP-relative . 但请注意，32位绝对立即需要2个周期才能从uop缓存中获取，这与RIP相关的imm8 / 16/32不同，即使它仍然使用2个条目用于指令，它只需要1个周期 . （例如，对于 mov -store或 cmp ） . 所以 cmp [abs symbol], 123 从uop缓存中获取的速度比 cmp [rel symbol], 123 慢，即使每个都需要2个条目 . 没有立即，没有额外的成本

  请注意，PIE可执行文件甚至允许ASLR用于可执行文件and are the default in many Linux distro，因此如果您可以保持代码PIC没有任何缺陷，那么这是更可取的 .

  ---

  Use a REX prefix when you don't need one, e.g. db 0x40 / add eax, ecx.

  It's not in general safe to add prefixes like rep that current CPUs ignore, because they might mean something else in future ISA extensions.

  有时可能会重复相同的前缀（但不能使用REX） . 例如， db 0x66, 0x66 / add ax, bx 给出指令3个操作数大小的前缀，我认为它总是严格等同于前缀的一个副本 . 最多3个前缀是某些CPU上有效解码的限制 . 但这只适用于你有一个前缀，你可以在第一时间使用;你通常不想要32位地址大小（尽管在位置相关的代码中访问静态数据是安全的） .

  A ds or ss prefix on an instruction that accesses memory is a no-op ，并且可能不会导致任何当前CPU的任何减速 . （@prl在评论中建议这一点） .

  事实上， Agner Fog's microarch guide uses a ds prefix on a movq [esi+ecx],mm0 in Example 7.1. Arranging IFETCH blocks 调整PII / PIII的循环（没有循环缓冲区或uop缓存），从每个时钟的3次迭代加速到2 .

  当指令有超过3个前缀时，某些CPU（如AMD）会慢慢解码 . 在某些CPU上，这包括SSE2中的强制性前缀，尤其是SSSE3 / SSE4.1指令 . 在Silvermont中，即使0F转义字节也很重要 .

  AVX instructions can use a 2 or 3-byte VEX prefix . 某些指令需要3字节的VEX前缀（第二个源是x / ymm8-15，或SSSE3或更高版本的必需前缀） . 但是，可以使用2字节前缀的指令始终可以使用3字节VEX进行编码 . NASM或GAS {vex3} vxorps xmm0,xmm0 . 如果AVX512可用，您也可以使用4字节EVEX .

  ---

  Use 64-bit operand-size for mov even when you don't need it ，例如 mov rax, strict dword 1 强制NASM中的7字节sign-extended-imm32编码，which would normally optimize it to 5-byte mov eax, 1 .

  mov    eax, 1                ; 5 bytes to encode (B8 imm32)
  mov    rax, strict dword 1   ; 7 bytes: REX mov r/m64, sign-extended-imm32.
  mov    rax, strict qword 1   ; 10 bytes to encode (REX B8 imm64).  movabs mnemonic for AT&T.
  

  您甚至可以使用 mov reg, 0 而不是 xor reg,reg .

  mov r64, imm64 fits efficiently in the uop cache when the constant is actually small (fits in 32-bit sign extended.) 1 uop-cache条目，加载时间= 1，与 mov r32, imm32 相同 . 解码一个巨大的指令意味着's probably not room in a 16-byte decode block for 3 other instructions to decode in the same cycle, unless they'全部是2字节 . 稍微延长多个其他指令可能比使用一个长指令更好 .

  ---

  对额外前缀的解码处罚：

  • P5：前缀阻止配对，但PMMX上的地址/操作数大小除外 .

  • PPro到PIII：如果一条指令有多个前缀，总会有一个惩罚 . 这个惩罚通常是每个额外前缀一个时钟 . （Agner的微型指南，6.3节末）

  • Silvermont：如果您关心它，它可能是您可以使用哪些前缀的最严格约束 . 解码超过3个前缀，计算强制性前缀0F转义字节 . SSSE3和SSE4指令已经有3个前缀，因此即使是REX也会使解码速度变慢 .

  • 某些AMD：可能是3前缀限制，不包括转义字节，也可能不包括SSE的强制性前缀说明 .

  ... TODO：完成本节 . 在此之前，请咨询Agner Fog的微型指南 .

  ---

  After hand-encoding stuff, always disassemble your binary to make sure you got it right . 它更好地支持在指令区域上选择便宜的填充以达到给定的对齐边界 .

  ---

  汇编语法

  NASM has some encoding override syntax ： {vex3} 和 {evex} 前缀， NOSPLIT 和 strict byte / dword ，并强制在寻址模式中使用disp8 / disp32 . 请注意，不允许使用 [rdi + byte 0] ，必须先使用 byte 关键字 . 允许 [byte rdi + 0] ，但我认为这看起来很奇怪 .

  列出 nasm -l/dev/stdout -felf64 padding.asm

  line  addr    machine-code bytes      source line
   num
  
   4 00000000 0F57C0                         xorps  xmm0,xmm0    ; SSE1 *ps instructions are 1-byte shorter
   5 00000003 660FEFC0                       pxor   xmm0,xmm0
   6                                  
   7 00000007 C5F058DA                       vaddps xmm3, xmm1,xmm2
   8 0000000B C4E17058DA              {vex3} vaddps xmm3, xmm1,xmm2
   9 00000010 62F1740858DA            {evex} vaddps xmm3, xmm1,xmm2
  10                                  
  11                                  
  12 00000016 FFC0                        inc  eax
  13 00000018 83C001                      add  eax, 1
  14 0000001B 4883C001                    add  rax, 1
  15 0000001F 678D4001                    lea  eax, [eax+1]     ; runs on fewer ports and doesn't set flags
  16 00000023 67488D4001                  lea  rax, [eax+1]     ; address-size and REX.W
  17 00000028 0501000000                  add  eax, strict dword 1   ; using the EAX-only encoding with no ModR/M 
  18 0000002D 81C001000000                db 0x81, 0xC0, 1,0,0,0     ; add    eax,0x1  using the ModR/M imm32 encoding
  19 00000033 81C101000000                add  ecx, strict dword 1   ; non-eax must use the ModR/M encoding
  20 00000039 4881C101000000              add  rcx, strict qword 1   ; YASM requires strict dword for the immediate, because it's still 32b
  21 00000040 67488D8001000000            lea  rax, [dword eax+1]
  22                                  
  23                                  
  24 00000048 8B07                        mov  eax, [rdi]
  25 0000004A 8B4700                      mov  eax, [byte 0 + rdi]
  26 0000004D 3E8B4700                    mov  eax, [ds: byte 0 + rdi]
  26          ******************       warning: ds segment base generated, but will be ignored in 64-bit mode
  27 00000051 8B8700000000                mov  eax, [dword 0 + rdi]
  28 00000057 8B043D00000000              mov  eax, [NOSPLIT dword 0 + rdi*1]  ; 1c extra latency on SnB-family for non-simple addressing mode
  

  ---

  GAS has encoding-override pseudo-prefixes , , , and These replace the now-deprecated .s, .d8 and .d32 suffixes .

  GAS没有覆盖直接大小，只有位移 .

  GAS确实允许你添加一个明确的 ds 前缀， ds mov src,dst

  gcc -g -c padding.S && objdump -drwC padding.o -S ，手工编辑：

  # no CPUs have separate ps vs. pd domains, so there's no penalty for mixing ps and pd loads/shuffles
    0:   0f 28 07                movaps (%rdi),%xmm0
    3:   66 0f 28 07             movapd (%rdi),%xmm0
  
    7:   0f 58 c8                addps  %xmm0,%xmm1        # not equivalent for SSE/AVX transitions, but sometimes safe to mix with AVX-128
  
    a:   c5 e8 58 d9             vaddps %xmm1,%xmm2, %xmm3  # default {vex2}
    e:   c4 e1 68 58 d9          {vex3} vaddps %xmm1,%xmm2, %xmm3
   13:   62 f1 6c 08 58 d9       {evex} vaddps %xmm1,%xmm2, %xmm3
  
   19:   ff c0                   inc    %eax
   1b:   83 c0 01                add    $0x1,%eax
   1e:   48 83 c0 01             add    $0x1,%rax
   22:   67 8d 40 01             lea  1(%eax), %eax     # runs on fewer ports and doesn't set flags
   26:   67 48 8d 40 01          lea  1(%eax), %rax     # address-size and REX
           # no equivalent for  add  eax, strict dword 1   # no-ModR/M
  
           .byte 0x81, 0xC0; .long 1    # add    eax,0x1  using the ModR/M imm32 encoding
   2b:   81 c0 01 00 00 00       add    $0x1,%eax     # manually encoded
   31:   81 c1 d2 04 00 00       add    $0x4d2,%ecx   # large immediate, can't get GAS to encode this way with $1 other than doing it manually
  
   37:   67 8d 80 01 00 00 00      {disp32} lea  1(%eax), %eax
   3e:   67 48 8d 80 01 00 00 00   {disp32} lea  1(%eax), %rax
  
  
          mov  0(%rdi), %eax      # the 0 optimizes away
    46:   8b 07                   mov    (%rdi),%eax
  {disp8}  mov  (%rdi), %eax      # adds a disp8 even if you omit the 0
    48:   8b 47 00                mov    0x0(%rdi),%eax
  {disp8}  ds mov  (%rdi), %eax   # with a DS prefix
    4b:   3e 8b 47 00             mov    %ds:0x0(%rdi),%eax
  {disp32} mov  (%rdi), %eax
    4f:   8b 87 00 00 00 00       mov    0x0(%rdi),%eax
  {disp32} mov  0(,%rdi,1), %eax    # 1c extra latency on SnB-family for non-simple addressing mode
    55:   8b 04 3d 00 00 00 00    mov    0x0(,%rdi,1),%eax
  

  GAS严格来说不像NASM那样表达超过需要的编码 .

  回复于 2024-05-02T11:04:51+08:00
• 1

  我可以想到四个方面：

  First: 使用备用编码作为指令（Peter Cordes提到类似的东西） . 例如，有很多方法可以调用ADD操作，其中一些方法占用更多字节：

  http://www.felixcloutier.com/x86/ADD.html

  通常，汇编程序会尝试为这种情况选择“最佳”编码，无论是针对速度还是长度进行优化，但是您总是可以使用另一个编码并获得相同的结果 .

  Second: 使用其他含义相同但长度不同的说明 . 我相信你可以想到无数的例子，你可以将一条指令放入代码中来替换现有的指令并得到相同的结果 . 手动优化代码的人会一直这样做：

  shl 1
  add eax, eax
  mul 2
  etc etc
  

  Third: 使用各种NOP来填补额外空间：

  nop
  and eax, eax
  sub eax, 0
  etc etc
  

  在理想的世界中，您可能必须使用所有这些技巧来使代码成为您想要的确切字节长度 .

  Fourth: 使用上述方法更改算法以获得更多选项 .

  最后一点：由于指令的数量和复杂性，显然针对更现代的处理器将为您提供更好的结果 . 访问MMX，XMM，SSE，SSE2，浮点等指令可以使您的工作更轻松 .

  回复于 2024-05-02T11:04:51+08:00
• 0

  我们来看一段特定的代码：

  cmp ebx,123456
      mov al,0xFF
      je .foo
  

  对于此代码，没有任何指令可以替换为其他任何指令，因此唯一的选项是冗余前缀和NOP .

  However, what if you change the instruction ordering?

  您可以将代码转换为：

  mov al,0xFF
      cmp ebx,123456
      je .foo
  

  重新订购说明后; mov al,0xFF 可以替换为 or eax,0x000000FF 或 or ax,0x00FF .

  对于第一个指令排序，只有一种可能性，对于第二个指令排序，有3种可能性;因此，在不使用任何冗余前缀或NOP的情况下，总共有4种可能的排列可供选择 .

  对于这4种排列中的每一种，您可以添加具有不同冗余前缀量的变体，以及单字节和多字节NOP，以使其以特定对齐结束 . 我懒得做数学，所以让我们假设它可能扩展到100种可能的排列 .

  如果你给这100个排列中的每一个都得分（基于诸如执行需要多长时间，如果大小或速度很重要的话，如果大小或速度很重要，它与指令对齐的程度等等），该怎么办？这可以包括微架构定位（例如，对于某些CPU，原始置换会破坏微操作融合并使代码更糟） .

  您可以生成所有可能的排列并给它们一个分数，并选择具有最佳分数的排列 . 请注意，这可能不是具有最佳对齐的排列（如果对齐不如其他因素重要，只会使性能变差） .

  当然，您可以将大型程序分成许多由控制流变化分隔的小型线性指令组;然后对每组小线性指令进行“穷举搜索最佳得分排列” .

  The problem is that instruction order and instruction selection are co-dependent.

  对于上面的示例，在我们重新订购指令之前，您无法替换 mov al,0xFF ;然后重新订购说明，直到你完全关心性能为止 .

  回复于 2024-05-02T11:04:51+08:00
• 1

  取决于代码的性质 .

  Floatingpoint重码

  AVX prefix

  对于大多数SSE指令，可以使用更长的AVX前缀 . 请注意，在intel CPU上切换SSE和AVX时存在固定的损失[1] [2] . 这需要vzeroupper，它可以被解释为SSE代码的另一个NOP或不需要更高的AVX代码128位 .

  SSE/AVX NOPS

  我能想到的典型NOP是：

  • XORPS相同的寄存器，对这些的整数使用SSE / AVX变体

  • ANDPS相同的寄存器，对这些的整数使用SSE / AVX变体

  回复于 2024-05-02T11:04:51+08:00