我有两个关于跨通道的内存交错如何在Sandy Bridge处理器上运行的低级问题 . 我倾注了英特尔的技术文档，但我仍然无法找到答案 . 你能帮我吗？
现代CPU中的多通道内存控制器跨存储器通道条带化数据 . 这允许并行执行读取和写入，从而提高性能 .
问题1：Sandy Bridge用于交错的块大小是多少？我发现一些信息表明它是缓存行大小 . 另一方面，其他人则认为它是configurable（至少在较旧的英特尔架构中） . 这是什么？你能指出一份英特尔文件吗？
某些CPU允许禁用交错 . 一些高端系统的BIOS设置证实了这一点，例如HP 's ProLiant and Fujitsu' s Primergy . 我能找到的最接近英特尔的文档是E5 Product Family Data Sheet中的4.4.4.3节 . 我已经尽可能地联系惠普关于他们的ProLiants如何在禁用交错时工作，但即使在电话 Session 上，他们也无法回答我的问题 .
问题2：当禁用交错时，如何在通道上映射内存？据推测，它与备用或镜像模式配置不同 .