-
0 votesanswersviews
从16个1位ALU创建16位ALU（结构代码）
我已经为1位ALU和控制电路创建了结构和行为代码 . 控制电路决定将在两个变量之间进行的操作：a，b . 这是我的代码的行为部分： library ieee; use ieee.std_logic_1164.all; package erotima2 is -- AND2 declaration component myAND2 port (outnotA,outnotB: i... -
2 votesanswersviews
VHDL执行32位ALU
我应该用VHDL写一个简单的32位Alu . 一切都很好，除了两件事 . ALU应该有一个执行和溢出标志，我不知道如何实现它 . 首先是一般性问题 . 电路图显示，对于减法，ALU反转减数并加上“1”以在2s-补码中创建输入值的负等价 . 这是否意味着我应该使用无符号值进行输入？或者我应该坚持使用std_logic_vector？ 由于进位位是结果字中没有"fit"的位，我试... -
0 votesanswersviews
英特尔至强处理器如何进行减法？
我可以想到以下方法： 使用加法器 . 对于A-B，首先计算 -B 's two' s补码 . 然后用 -B 's two'补码添加 A 's two' s补码 . 使用像Adder–subtractor这样的减法器 . 英特尔至强采用哪种方法？如果英特尔至强不使用上述任何方法，那么英特尔至强还采用了什么方法？ -
0 votesanswersviews
VHDL测试平台不改变输出ALU 32位
你看，我已经完成了用modelim在vhdl上描述一个ALU，但是测试平台似乎没有更新解决方案，当我看到模拟电路32位响应总是说 "UUUUUUUUUUUUUUUUUUUUUUUUUUUUUUUU" 我不知道我写错了什么testbench还有编译器关于电路响应的警告 **警告：（vsim-8683）未初始化的端口/ alu_tb / ALU_test / res（32 dow... -
1 votesanswersviews
当操作具有不同的吞吐量时，可视化ALU管道
当操作具有不同的吞吐量时，如何可视化ALU管道？ 所有操作具有相同吞吐量的ALU管道可视为具有传送带组装线的工厂 . 管道的深度和延迟成为沿传送带的站点数量 . 但是ALU管道通常对不同类型的操作具有不同的吞吐量 . 例如，MUL可以具有ADD的一半吞吐量 . 因此，如果在当前时钟周期中将MUL添加到流水线，则可以在下一个周期中添加ADD，但不能添加新的MUL . 这有点像说，如果你有一个 生产环... -
-2 votesanswersviews
Verilog中溢出的8位ALU
创建一个名为eightbit palu的Verilog模块，它有两个8位输入，a和b，以及一个2位输入，sel . 该模块的输出是8位信号f和1位信号ovf . 这些输出的值应根据确定操作的sel信号值而改变 . **s[1:0] f[7:0] ovf Description** 0 0 a + b (add) overflow ...