-
-1 votesanswersviews
非规范化IEEE
我正在研究涉及IEEE双精度浮点标准的数字设计项目（Verilog） . 我有一个关于IEEE浮点数表示的查询 . 在IEEE浮点表示中，数字以标准化格式表示，这意味着默认情况下有效位为1（也称为隐藏位） . 当浮点数被去标准化时，有效位被认为是0，并且通过将小数点向左移位来使指数为0 . 我的询问是关于去规范化程序 . 例如，如果指数可以高达120，在这种情况下，我们如何处理小数位（IEEE为4... -
2 votesanswersviews
Verilog在不改变内部状态的情况下对模块输出施加力
在我的测试平台中，我想通过在RTL中强制某个模块的输出来模拟系统条件： force DUT.driving_module.xx = 0; 但是当使用force命令执行此操作时，也会强制驱动模块内部输出的导线，这会导致系统的其他部分也受到影响 . 我真正需要的是强制模块的输出，而不改变其内部状态，如下所示： 我根本无法修改RTL代码 . 有没有办法从测试平台实现这一目标？ -
0 votesanswersviews
VHDL计数器返回'X'，未知值
我正在尝试创建一个带有实例化组件的4位计数器，如下所示 . 当我模拟时，输出在0和X之间切换（未知信号） . 我不确定有什么问题 . 模拟，电路图和代码如下所示 . 4位模数计数器 位片 library ieee; use ieee.std_logic_1164.all; use IEEE.std_logic_unsigned.all; use ieee.numeric_...