这个问题在这里已有答案:
我想创建一个VHDL实体,其中一个泛型可以改变另一个泛型的宽度 .
entity lfsr_n is
generic (
WIDTH : integer := 32; -- counter width
POLYNOMIAL : std_logic_vector (WIDTH-1 downto 0) := "1000_0000_0000_0000_0000_0000_0110_0010"
);
不幸的是,似乎我不能在通用列表中稍后引用先前定义的通用 . Active-HDL出现以下错误:
错误:COMP96_0300:modules / m3_test_load / lfsr_n.vhd :( 26,45):在接口列表完成之前,不能引用“WIDTH” .
错误:COMP96_0077:modules / m3_test_load / lfsr_n.vhd:(26,66):未定义的表达式 . 预期类型'STD_LOGIC_VECTOR' .
一个解决方法是使POLYNOMIAL成为一个端口 . 但它恰当地应该是通用的,因为值在精化时是恒定的 . 我知道如果我将一个常量应用到端口,它将合成我想要的方式并将常量值优化到模块中,但我想找到一些使其成为通用的 . 有什么建议怎么做?
2 回答
如果希望
POLYNOMIAL
参数保持通用,则可以将其指定为无约束数组 . 您还可以根据需要通过POLYNOMIAL'range
,POLYNOMIAL'length-1 downto 0
或POLYNOMIAL'length
替换所有引用来省略WIDTH
参数 .无约束数组是一个强大的功能,它通过隐式控制宽度来帮助简化代码,而不需要专用的通用参数 . 如果有效使用,它们会减少源中硬编码数组大小的数量,从而产生自然可调整大小的逻辑 . 您可以自由地将
POLYNOMIAL
泛型更改为具有不同长度的另一个值,其余逻辑应该无需任何额外的努力即可适应 .在任何泛型声明和任何端口声明之后都有一个实体声明部分:
这分析并阐述了正确使用通用的方法 .
您还可以注意到,您分配给std_logic_vector的文字不适应更改WIDTH . 我原以为这些'1代表了分接位置,你可能会期望这些可以从一个LFSR长度变为另一个 .
你可以在多项式常数中传达'WIDTH':
要么: