我正在研究从互联网上下载的vhdl设计 . 某些输入/输出端口声明为std_logic_vector（0 downto 0） . 我不明白std_logic_vector（0 downto 0）和std_logic之间有什么区别 . 它与某些优化有关吗？你何时会使用一个而不是另一个？
谢谢 .
您找到的代码可能会自动生成，因此大多数企业都可以更改端口的宽度 . 为了生成这个代码，他们有一些模板，并使他们的模板可配置，他们创建了更改一些静态变量的能力 . 例如，他们将其写为 std_logic_vector(m-1 downto 0) 并且用户可以在GUI中更改m，因此如果用户放置 m=1 ，则自动生成的代码将具有 std_logic_vector(0 downto 0) .
std_logic_vector(m-1 downto 0)
std_logic_vector(0 downto 0)
1 回答
您找到的代码可能会自动生成，因此大多数企业都可以更改端口的宽度 . 为了生成这个代码，他们有一些模板，并使他们的模板可配置，他们创建了更改一些静态变量的能力 . 例如，他们将其写为
std_logic_vector(m-1 downto 0)并且用户可以在GUI中更改m，因此如果用户放置 m=1 ，则自动生成的代码将具有std_logic_vector(0 downto 0).