首页 文章

将内存块连接成线阵列？

提问于
浏览 次
0

在我的项目中我有这样的事情：

reg [15:0] mem [3:0];
wire [63:0] data;

我知道我可以将mem连接成 data ，如下所示：

assign data = {mem[3], mem[2], mem[1], mem[0]};

但是当内存变大时，它会变成一些糟糕的工作：

reg [3:0] mem [255:0];
wire [1023:0] data;

我担心写这样的东西不是一个好主意，即使我可以写一些其他的Python或Ruby脚本来生成这样的一行 .

assign data = {mem[255], ..........., mem[0]};
summon_cthulhu();

有没有更好的方法来做到这一点？

注意：这不是XY问题 - 这是我想要解决的确切问题 .

memory concatenation verilog

1 回答

  • 0

    使用generate-for循环

    genvar ii;
for (ii=0;ii<256;ii=ii+1)
   assign data[ii*16+:16] = mem[ii];
    回复于

相关问题