Java 学习之路

0 votes

answers

views

使用Synplify进行综合时ISE实施阶段的问题

我的项目包含MicroBlaze，ISE项目中XPS部分的几个AXI4 Lite / Full总线 . 在ISE中实现一些AXI4从属 . 该项目是完全合成的，并与XST一起使用，但在使用Synplify Pro进行合成时会发生以下错误： ERROR:NgdBuild:989 - Failed to process BMM information edkBmmFile.bmm ERROR:NgdB...

vhdl verilog system-verilog hdl synopsys-vcs
0 votes

answers

views

合成单个管道阶段

是否有任何干净/自动的方法来隔离FSM中的单个管道阶段并仅合成该管道阶段？详细说明：我需要在单个流水线阶段（粗略地说，执行阶段）进行一些时序分析 .想知道是否有办法使用Synopsys工具套件来做到这一点 .

verilog finite-state-machine synthesis synopsys-vcs
1 votes

answers

views

在vcs ucli中查看枚举名称

我在VCS UCLI（即命令行界面）中工作，并且无法让VCS显示各种状态变量，typedef的枚举类型，值作为名称而不是数字 . 例如，我有一些像这样的SystemVerilog： typedef enum logic [1:0] {A, B, C} state_t; state_t s; ... 现在在ucli，我想看到 s 的值（说它在状态A中）所以我输入类似的东西： ucli% get ...

enums verilog system-verilog synopsys-vcs

热门问题