-
0 votesanswersviews
英特尔至强处理器如何进行减法？
我可以想到以下方法： 使用加法器 . 对于A-B，首先计算 -B 's two' s补码 . 然后用 -B 's two'补码添加 A 's two' s补码 . 使用像Adder–subtractor这样的减法器 . 英特尔至强采用哪种方法？如果英特尔至强不使用上述任何方法，那么英特尔至强还采用了什么方法？ -
4 votesanswersviews
“嵌入式”是什么意思？
我注意到Core i3-330M被指定为“Embedded”，而Core i5-430则没有 . 技术上“嵌入式”是什么意思？ 这是我看到的意思： i3-330M：http://ark.intel.com/Product.aspx?id=47663 i5-430M：http://ark.intel.com/Product.aspx?id=43537 -
1 votesanswersviews
仅使用线程使用Xeon Phi
是否可以通过启动多个线程来使用Xeon Phi，或者使用Xeon Phi需要特殊类型的编程？ -
0 votesanswersviews
程序集x86 JMP到相对地址大于127（7F）
我的装配不是很流利;而我正在努力实现的目标如下： 00001 INC EAX 00002 MOV EBX, 22 00003 JMP 140 <-- Here I want to jump +140 from the current EIP ... 00143 RETN <-- I want to land here 我在汇编x86中了解了短距离，远距离，近距离跳跃，我似乎无法弄清楚... -
-1 votesanswersviews
处理器多长时间误解一条指令？ [等候接听]
在普通零售处理器上执行指令的可靠性如何？有哪些技术可以检测并纠正潜在的错误？ -
14 votesanswersviews
多核处理器的编程
据我所知，处理器中的多核架构不会影响程序 . 实际的指令执行在较低层处理 . 我的问题是， Given that you have a multicore environment, Can I use any programming practices to utilize the available resources more effectively? How should I change ... -
0 votesanswersviews
流水线处理器如何保证原子性？
当处理器执行单个指令时，可以假设这是原子操作 . 但是，当处理器使用流水线技术时，它是如何工作的？该指令以许多步骤与许多其他指令并行执行，所有步骤都在不同的步骤 . 但是如果其中一条指令干扰了我们的呢？处理器如何“回滚”指令的效果，或完全避免干扰？ -
28 votesanswersviews
使用SSE指令
我有一个用C编写的循环，它是为一个大整数数组的每个元素执行的 . 在循环内部，我屏蔽了整数的一些位，然后找到最小值和最大值 . 我听说如果我使用SSE指令进行这些操作，它将比使用按位AND和if-else条件写入的普通循环运行得快得多 . 我的问题是我应该参加这些SSE指令吗？此外，如果我的代码在不同的处理器上运行会发生什么？它仍然可以工作或这些指令是特定于处理器的吗？ -
3 votesanswersviews
处理器如何知道指令正在进行系统调用
系统调用 - 它是一条指令，它产生一个中断，使OS获得对处理器的控制 . 因此，如果正在运行的进程发出系统调用（例如创建/终止/读/写等），则会产生一个中断，该中断会导致处理器的KERNEL TAKE CONTROL，然后处理器执行所需的中断处理程序 . 正确？ 然后任何人都可以告诉我处理器如何知道该指令应该阻止进程，进入特权模式，并带来内核代码 . 我的意思是作为程序员我只需键入stream1 ... -
2 votesanswersviews
确定处理器体系结构
我们在MacBook Pro Late 2013上编译Lapack时遇到问题 . 编译器在使用 -march=native 编译时抱怨不支持向量指令： 没有这样的指令：`vmovss（％rdx），％xmm0' 随着 -march=core2 一切都很好 . 问题是：如何在waf中检测处理器架构？目前，waf知道在使用Darwin OS的计算机上运行，但问题与操作系统无关，而与处理器无关，因此这... -
0 votesanswersviews
处理器如何知道指令是否来自内核？
仅当指令来自内核时，处理器才执行某些指令 . 处理器如何知道指令是否来自内核？我认为在RAM中有两个不同的内存位置：一个用于用户模式，一个用于内核模式 . 但我认为那不是真的 . -
2 votesanswersviews
处理器如何知道程序的结束？
我想知道，处理器如何知道何时停止执行程序 . 或者更确切地说，何时停止"fetch, decode execute"循环 .我想到了不同的方法，但不确定哪一个是正确的，或者它们都是错的 .1-也许最后由汇编程序自动添加一条特殊指令让处理器知道这是结束 .2-当它到达无效的内存时（但它是如何识别的） .3-它循环并重新运行程序，但它又如何识别何时循环或者它可能是由汇编程序自动添加... -
0 votesanswersviews
为处理器创建指令格式
我应该为处理器创建一个指令格式，其中包含以下细节： 32条说明 2地址机 字长32位 16个寄存器 64 Mwords中央内存可用 内存是字节可寻址的 常数为1个字宽 地址：直接寄存，间接寄存，直接存储，立即，16位索引表示的寄存器 我其实几乎知道该怎么做但我对此有一些疑问 . 32指令的位大小是多少？我知道，如果我们有16个指令，它将是4.对于32，我们将有8... -
-4 votesanswersviews
机器代码怎么去特定的处理器？ [关闭]
我们知道每个 processor 都有自己的指令集（ex-8085处理器有自己的INSTRUCTION SET） . 因此，要使用该处理器执行任何指令，指令必须是其指令集之一（意味着我们只能执行该指令） 8085处理器，属于8085指令集） . 所以这里我的问题是如果我们编写任何程序（假设我们使用c语言编写程序）然后在使用编译器编译之后（因为我们知道编译器生成可在机器ex..gcc或turbo c... -
37 votesanswersviews
为什么英特尔Haswell XEON CPU偶尔会错误地计算FFT和ART？
在最后几天，我观察到我的新工作站的行为，我无法解释 . 对这个问题进行一些研究，INTEL Haswell architecture以及当前的Skylake Generation可能存在一个错误 . 在撰写可能的错误之前，让我先概述一下使用的硬件，程序代码和问题本身 . 工作站硬件规范 INTEL至强E5-2680 V3 2500MHz 30M高速缓存12核心 Supermicro SC7... -
5 votesanswersviews
Xeon Phi协处理器与Xeon Phi主机处理器？
主处理器和协处理器有什么区别？特别是Xeon Phi协处理器和Xeon Phi主机处理器？ 我在这些机器上有一些性能结果（正在运行扩散方程的并行化OpenMP代码），这表明当相同数量的线程工作时，主处理器的工作速度要快得多 . 我想知道不同之处并将它们与我的结果联系起来 . -
1 votesanswersviews
确定Windows中的CPU频率
我在Windows中找到确定CPU频率的可靠方法时遇到了一些麻烦（7） . 我尝试过使用Perfmon，但它的最大采样频率为1 Hz . 另外，我没有内核级访问权限，所以我不能使用机器专用寄存器 . 有许多C函数可以确定处理器的最大频率，但SpeedStep和Turbo Boost使这些方法不可靠，因为我尝试过使用片上定时器，它以恒定速率运行，因此不会t反映可变处理器频率 . 我知道像CPU-Z这... -
0 votesanswersviews
如何Nifi ExecuteScript返回属性没有前缀'u'代码python？
我有一个json数据传入，我使用 ExecuteScript 与 Python 代码提取此json数据的键和值，然后将它们放入属性 . 这是我的代码： import json import java.io from org.apache.commons.io import IOUtils from java.nio.charset import StandardCharsets from org.... -
1 votesanswersviews
为什么软件中断会将进程的中断线设置为高电压
我了解到，每当发生硬件中断时，它会将处理器的中断线设置为高电压（或低电平，取决于处理器架构），以使CPU停止正在执行的操作并提供中断请求 . 但是为什么软件中断会发生同样的事情 . 我的意思是为什么将处理器的那些中断引脚设置为高电压，为什么不能将OS作为函数调用来处理软件中断，例如执行步骤：1 . 保存当前状态，2 . 加载带有中断服务程序存储器地址的指令指针 . 为什么软件中断需要降低才能获得服... -
0 votesanswersviews
为什么x86不能被设备驱动程序抽象？ [关闭]
如果小型公司 生产环境 处理器更可行，我觉得计算机市场会好一些 . 我看到的主要限制是，他们必须获得使用x86的许可才能使任何应用程序在其上运行 . 我不确定为什么一个操作系统不能有一个cpu设备驱动程序，它实现了x86指令集，只是将它转换为它正在使用的处理器的相应操作码 . 我知道这实际上是英特尔在硬件方面的作用 . 内部处理器采用RISC设计，x86接口位于顶部 . 为什么不能在软件级别完成？... -
0 votesanswersviews
英特尔指令集扩展和用户机器（AVX，IMCI ...）
如果程序是在Xeon-Phi协处理器上编译的，并且包含来自IMCI指令集扩展的指令，是否可以在没有Xeon-Phi协处理器的用户机器上运行它？ 如果可能，与没有在i7 Core处理器上编译的IMCI指令相同的应用程序相比，用户计算机上的性能是否会得到改善？ 换句话说，为了从使用英特尔指令集扩展时提高性能中受益，用户计算机是否必须具有支持此扩展的处理器？ -
5 votesanswersviews
struct sched_domain在include / linux / sched.h中的含义（在内核中调度域）
我试图了解负载均衡器如何在Linux内核中的多处理器系统上运行， Linux调度程序基本上使用runques来存储它必须在下一次运行的任务，现在以执行load_balancer（）的方式处理多处理器系统的情况，如Robert Loves书中给出的解释Linux内核开发第2版正在关注 首先，load_balance（）调用find_busiest_queue（）来确定最繁忙的runqueue . ... -
0 votesanswersviews
VHDL微处理器/微控制器
我正在学习在Xilinx（VHDL）上编写代码 . 接下来，我想制作一个简单的微处理器/微控制器，并在此过程中了解切片组件 . 所以我的目标是尝试使用AMD 2901（4位片）对8位微处理器进行编码 . （我已经拥有了2901的代码及其有关输入和输出信号的所有信息 . ） 我知道第一步是制作微处理器的架构，所以我最终得到了这样的东西（我知道总线的带宽将与我正在寻找的东西非常不同） . http:... -
1 votesanswersviews
重用变量对于指令级并行和OoO执行是否有害？
我正在研究处理器，引起我注意的一件事是高性能CPU能够execute more than one instruction during a clock cycle甚至execute them out of order以提高性能 . 所有这些都没有编译器的任何帮助 . 据我所知，处理器能够通过分析_722124来确定哪些指令可以先运行/在同一个ILP-paralell-step（问题）中运行 . @...