Java 学习之路

1 votes

answers

views

如何在执行综合时将参数传递给verilog模块？

我有一个参数化的verilog模块，其位宽可变，具体取决于`define WIDTH中给出的值 . 但是，我希望能够通过使用设计编译器在综合期间传入参数来以某种方式更改WIDTH的值 . 我想知道是否有办法做到这一点？例如，我希望能够为设计编译器的输入文件编写以下内容： analyze -format sverilog -define WIDTH 10 myverilogfile.v

verilog system-verilog hdl synthesis rtl
2 votes

answers

views

SystemVerilog的问题是否具有非阻塞分配的循环？

当我在基于SystemVerilog的FPGA设计工作时，我遇到了一种情况，我必须在时钟边缘计算4个元素的数组之和 . 我能够使用带有非阻塞赋值语句的for循环来做到这一点 . 该设计在Quartus 15.0上成功合成，但当我尝试在Modelsim Altera上使用相同的RTL运行模拟时，结果出乎意料 . 我已经编写了一个示例代码来说明相同的内容 . module schedule; log...

verilog fpga system-verilog modelsim rtl
2 votes

answers

views

Verilog在不改变内部状态的情况下对模块输出施加力

在我的测试平台中，我想通过在RTL中强制某个模块的输出来模拟系统条件： force DUT.driving_module.xx = 0; 但是当使用force命令执行此操作时，也会强制驱动模块内部输出的导线，这会导致系统的其他部分也受到影响 . 我真正需要的是强制模块的输出，而不改变其内部状态，如下所示：我根本无法修改RTL代码 . 有没有办法从测试平台实现这一目标？

verilog simulation system-verilog rtl digital-design

如何在执行综合时将参数传递给verilog模块？

SystemVerilog的问题是否具有非阻塞分配的循环？

Verilog在不改变内部状态的情况下对模块输出施加力

热门问题